(Item 1 from file: 351) DIALOG(R) File 351: Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

008966189 **Image available** WPI Acc No: 1992-093458/ 199212

XRAM Acc No: C92-043321 XRPX Acc No: N92-069899

Semiconductor chip or device mfr. - with adhering layer cap, bump electrode, jig, spacer, and external service on silicon@ base substrate

NoAbstract Dwg 1/16
Patent Assignee: HITACHI CHO L S I ENGINE (HITA-N); HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Kind Patent No Kind Date Applicat No Date Week 19920207 JP 90143519 JP 4037137 19900601 199212

Priority Applications (No Type Date): JP 90143519 A 19900601

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4037137 12

Title Terms: SEMICONDUCTOR; CHIP; DEVICE; MANUFACTURE; ADHERE; LAYER; CAP; BUMP; ELECTRODE; JIG; SPACE; EXTERNAL; SERVICE; SILICON; BASE; SUBSTRATE; NOABSTRACT

Derwent Class: L03; R46; U11

International Patent Class (Additional): H01L-021/32

File Segment: CPI; EPI

(Item 1 from file: 347) 2/5/2

DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

03672037 **Image available**

SEMICONDUCTOR CHIP OR SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

04-037137 [JP 4037137 PUB. NO.: February 07, 1992 (19920207) PUBLISHED:

TATE HIROSHI INVENTOR(s):

KIKUCHI NORISHIGE

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

HITACHI VLSI ENG CORP [489108] (A Japanese Company or

Corporation), JP (Japan) 02-143519 [JP 90143519] APPL. NO.: June 01, 1990 (19900601) FILED:

[5] H01L-021/321 INTL CLASS:

42.2 (ELECTRONICS -- Solid State Components) JAPIO CLASS:

JOURNAL: Section: E, Section No. 1205, Vol. 16, No. 221, Pg. 19, May

22, 1992 (19920522)

ABSTRACT

PURPOSE: To obtain a technique which makes it possible to improve the reliability and yield of a semiconductor chip or a semiconductor device that is equipped with a plurality of bump electrodes by making contact faces that are just made between a plurality of bump electrodes and a packaging substrate level and mounting the above leveled contact faces so that they are all on the same one plane or taking measures to meet the like situation.

CONSTITUTION: In a semiconductor chip or a semiconductor device 10 that is equipped with a plurality of bump electrodes 7, contact faces that are just made between a plurality of electrodes 7 and a packaging substrate are leveled and the leveled contact faces are mounted so that they are all in one plane. Further, in the manufacturing method of the semiconductor device that is prepared by a process for forming a plurality of bump electrodes,

the above semiconductor chip and device 10 are placed on the leveled face of a jig 15 by forming the bump electrodes 7 and making each spacer 16 that is lower than the height of each bump electrode exist among the bump electrodes. After that, heat and pressure are applied. For example, the semiconductor device 10 is obtained by sealing the semiconductor chip 1 after keeping its chip airtight in a cavity which is composed of respective caps 5 that are connected with not only a base substrate 2 but also surroundings of the base substrate 2 through a binding layer 4.

PATENT ABSTRACTS OF JAPAN

US06-NGK-96

(11)Publication number:

04-037137

(43)Date of publication of application: 07.02.1992

(51)Int.CI.

H01L 21/321

(21)Application number: 02-143519

(71)Applicant: HITACHI LTD

HITACHI VLSI ENG CORP

(22)Date of filing:

01.06.1990

(72)Inventor: TATE HIROSHI


KIKUCHI NORISHIGE


(54) SEMICONDUCTOR CHIP OR SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To obtain a technique which makes it possible to improve the reliability and yield of a semiconductor chip or a semiconductor device that is equipped with a plurality of bump electrodes by making contact faces that are just made between a plurality of bump electrodes and a packaging substrate level and mounting the above leveled contact faces so that they are all on the same one plane or taking measures to meet the like situation.

CONSTITUTION: In a semiconductor chip or a semiconductor device 10 that is equipped with a plurality of bump electrodes 7, contact faces that are just made between a plurality of electrodes 7 and a packaging substrate are leveled and the leveled contact faces are mounted so that they are all in one plane. Further, in the manufacturing method of the semiconductor device that is prepared by a process for forming a plurality of bump electrodes, the above semiconductor chip and device 10 are placed on the leveled face of a jig 15 by forming the bump electrodes 7 and making each spacer 16 that is lower than the height of each bump electrode exist among the bump electrodes. After that, heat and pressure are applied. For example, the semiconductor device 10 is obtained by sealing the semiconductor chip 1 after keeping its chip airtight in a cavity which is composed of respective caps 5 that are connected with not only a base substrate 2 but also surroundings of the base substrate 2 through a binding layer 4.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A)

平4-37137

9 Int. Cl. 5

H 01 L 21/321

識別記号

庁内整理番号

❸公開 平成4年(1992)2月7日

6940-4M 6940-4M

H 01 L 21/92

審査請求 未請求 請求項の数 6 (全12頁)

母発明の名称

半導体チップ又は半導体装置及びその製造方法

创特 頤 平2-143519

20世 頤 平2(1990)6月1日

個発

⑦発 明 菊

東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内

慈

東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内

株式会社日立製作所 日立超エル・エス・ア

東京都千代田区神田駿河台4丁目6番地 東京都小平市上水本町5丁目20番1号

・イ・エンジニアリング

砂代 理 人

勿出 頭

る出 1

> 弁理士 秋田 収喜

株式会社

1. 発明の名称

فيد

半導体チップ又は半導体装置及びその製造方法

- 2. 特許請求の傾雨
 - 1. 複数のパンプ電極を備えた半導体チップ又は 半導体装置において、前記複数のパンプ電極の | 英装基板との接触面を平坦にし、該平坦な接触 面を同一平面上に設けることを特徴とする半数 体チップ又は半導体装置。
 - 2. 複数のパンプ電極を増えた半導体チップ又は 半導体装置において、館記複数のパンプ電極の うち所定のパンプ電福の実装基板との接触面を、 凸状または凹状にしたことを特徴とする半導体 チップ又は半導体装置。
- 3.前記複数のパンプ電循のうち所定のパンプ電 福の実装基板との接触面を、前記同一平面と異 なる他の同一平面上に設けたことを特徴とする 前記請求項1に記載の半導体チップ又は半導体
- 4.複数のバンプ電板を形成する工程を備えた半

導体チップ又は半導体数量の製造方法において、 前記パンプ電信を形成し、前記パンプ電信の本 さよりも低いスペーサを介在させて、前記半導 体チップ又は半導体装置を抬具の平坦面に載置 した後、熱及び圧力を加えることを特徴とする 半導体チップ又は半導体装置の製造方法。

- 5 前記請求項4 に記載の治其の平坦面に、前記 パンプ電振の横断面積よりも小さい横断面積の 四部若しくは黄連孔式いは凸部を設け、鉄四部 若しくは貫通孔紋いは凸部上に前記複数のパン プ電極のうちの所定のパンプ電極を載賞した後、 熱及び圧力を加えることを特徴とする前記請求 項 4 に記載の半導体チップ又は半導体数量の製 造方法.
- 6.前記請求項4又は請求項5に記載の治具の平 地面に凸部を設け、鉄凸部上に、前記半導体チ ップ又は半導体装置のパンプ電極側のうち他の パンプ電福よりも低く形成されるパンプ電極を 載賞した後、熱及び圧力を加えることを特徴と する半導体チップ又は半導体装置の製造方法。

特別平4-37137(2)

3. 発明の詳細な説明

【資業上の利用分野】

本発明は、半導体チップ又は半導体装置及びその製造方法に関し、特に、複数のバンプ電福を信えた半導体チップ又は半導体装置及びその製造方法に適用して有効な技術に関するものである。
【従来の技術】

複数のパンプ電板を介して、半導体チップまた は半導体装置と外部回路との間を電気的に接続す る方法(フリップチップ方法)が採用されている。

このフリップチップ方法の半導体装置としては、例えばMCC(Micro Chip Cerrier)構造のパッケージを採用する半導体装置がある。また、この半導体装置を、実装基板に複数個実装してなる電子装置が使用されている。

前記MCC構造の半導体装置は、ベース基板、 このベース基板の周囲に接着層を介して接続され たキャップの夫々から構成されるキャピティ内に、 半導体チップを気密封止している。この半導体チップと前記ベース基板とは、前記半導体チップの 表子形成面の外部盤子上に設けられたパンプ電極を介して、電気的に接続されている。前記ペース 基板の装置搭載面には、複数の外部盤子が設けられている。この複数の外部盤子上には、複数のパ ンプ電極が設けられている。

前記実装基板の装置実装面には、前記ペース基板に設けられた複数のパンプ電極と対応する位置に、複数の菓子が設けられている。これらの複数の菓子と前記ペース基板の複数の外部菓子との間は、前記複数のパンプ電極を介して電気的に接続されている。

次に、前記複数のパンプ電極の製造方法及び前記半導体装置と前記実装基板とを電気的に接続する方法を、以下に簡単に説明する。

まず、前記半導体装置のベース基板の装置搭載 面の複数の外部端子上に、複数のパンプ電極を形成する。これら複数のパンプ電極は、例えば、ガラスマスクを用いる方法、またはリフトオフ法により形成される。

次に、前記複数のパンプ電低と、前記実装基板

の対応する複数の菓子とを位置合わせして、前記 半導体装置を前記実装基板上に載置する。

次に、前記半導体装置を前記実装基板上に敷置した状態で、リフロー炉まで搬送する。この後リフロー工程を行なうことにより、前記半導体装置の複数の外部端子と前記実装基板の複数の端子との間を、前記複数のパンプ電揺を介して電気的に接続する。

〔発明が解決しようとする課題〕

しかしながら、本発明者は、前記従来技術を検 對した結果、以下の問題点を見出した。

前記半導体装置を実装基板上に載置した状態でリフロー炉まで製送する工程では、前記半導体装置の複と前記実装基板の線子の表面との接触により固定されている。前記複数のパンプ電極の表面は球状であり、前記複数のが表の線子の表面は平面であるため、前記複数のパンプ電極と実装基板の複数の第子との間の接合は、点接触になっている。

また、ガラスマスクを用いる方法やリフトオフ 法でパンプ電価を形成した場合、各パンプ電価の 大きさにばらつきが生じる。すなわち、各パンプ 電価の前記ペース基板の装置搭載面からの高さに、 ばらつきが生じる。この結果、複数のパンプ電価 のうち、前記実装基板の端子と接触しないパンプ 電板が存在する。

世って、前記半導体装置と前記実数基板との間の接合が、複数個のパンプ電極のうちの一部のパンプ電極と、実数基板の鳴子との点接触で固定された状態で、前記半導体装置及び実装基板はリフロー炉まで搬送される。このため、前記製造工程で、機械的振動等によって、前記複数のパンプ電低と実装基板の複数の鳴子との位置ずれが起きるという問題があった。

前記複数のパンプ電極と実装基板の複数の端子 との位置ずれが生じた状態でリフロー工程を行なった場合、パンプ電極が対応する端子以外の端子 と接合されたり、パンプ電極同志がショートした リするため、前記半導体装置の信頼性及び歩御り が低下する。

本発明の目的は、複数のパンプ電極を得えた半準体チップ又は半準体装置において、前記半導体チップをたは半導体装置の信頼性及び歩留りを向上することが可能な技術を提供することにある。

本発明の他の目的は、複数のパンプ電福を形成する工程を構えた半導体チップ又は半導体装置の製造方法において、前記半導体チップまたは半導体装置の信頼性及び歩留りを向上することが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び掛付四面によって明らかになるであろう。

(課題を解決するための手段)

本顧において関示される発明のうち、代表的な ものの概要を簡単に説明すれば、以下のとおりで ある。

(1) 複数のパンプ電低を信えた半導体チップ又 は半導体装置において、前記複数のパンプ電低の 実装基板との接触面を平坦にし、この平坦な接触

(6) 前記手段(4)または(5)の治具の平坦面に 凸部を設け、この凸部上に、前記半導体チップ又 は半導体装置のパンプ電極側のうち他のパンプ電 低よりも低く形成されるパンプ電極を載置した後、 熱及び圧力を加える。

(作用)

前述した手段(2)によれば、前記実装基板の複

面を同一平面上に設ける。

- (2)複数のパンプ電低を信えた半導体チップまたは半導体装置において、前記複数のパンプ電低のうち所定のパンプ電低の表装基板との接触面を、 凸状または凹状にする。
- (3) 前記手段(1)の複数のパンプ電極のうち所定のパンプ電極の実装基板との接触面を、前記問 一平面と異なる他の周一平面上に設ける。
- (4)複数のパンプ電低を形成する工程を備えた 半導体チップ又は半導体装置の製造方法において、 前記パンプ電価を形成し、前記パンプ電優の高さ よりも低いスペーサを介在させて、前記半導体チップまたは半導体装置を治具の平坦面に載置した 後、絶及び圧力を加える。
- (5) 前記手段(4)の治具の平坦面に、前記パンプ電価の横断面積よりも小さい横断面積の凹部岩しくは貫通孔或いは凸部上に前記複数のパンプ電価のうちの所定のパンプ電価を載置した後、熱及び圧力を加える。

数の端子のうち、前記実装基板との接触間が凸状または凹状にされたパンプ電低と接合される実装基板の端子面に、凹部または凸部を設ければ、前記接触面が凸状または凹状にされたパンプ電極と、前記凹部または凸状が設けられた実装基板の端子との間は、強固に固定される。

前述した手段(3)によれば、前述した手段(1) と同様の効果を奏することができると共に、電源 配線が配置されているために装置実装面に凸部が ある実装基板、すなわち装置実装面に凸凹がある 実装基板に、前記半率体チップまたは半導体装置 を実装することができる。

=

特開平4-37137(4)

独国より国定される。 従って、前記半導体チップまたは半導体装置を前記実装基板上に栽置した状態で設践する工程において、 機械的接数のが、との位置ずれを低減することができる。 これに ぬ子 と 按合されたり、 パンプ電低のできるので、 が記半導体チップまたは半導体装置の信頼性及び歩智りを向上することができる。

前記した手段(5)によれば、前記複数のパンプ 電腦のうち所定のパンプ電腦の実践基板との接触 面に、凸部または凹部が形成される。従って、前 記凸部または凹部が設けられたパンプ電腦と接合 される実装基板の端子面に凹部が設けられたパンプ 電腦と、前記凹部または凹部が設けられたメンプ 電腦と、前記凹部または凸部が設けられた実装 板の端子との間は、より強固に固定される。

前述した手段(6)によれば、前記複数のパンプ 電循のうち、所定のパンプ電径の高さは他のパン プ電低の高さよりも低く形成されるので、前述した手段(4)乃至(5)と同様の効果を得ることができると共に、電源配線が配置されているために装置実装面に凸部がある実装基板に、前記半準体チップまたは半導体装置を実装することができる。

〔発明の実施例〕

以下、本発明の実施例を図面を用いて具体的に 説明する

なお、実施例を説明するための金図において、 同一機能を有するものは、同一符号を付け、その 級り返しの説明は省略する。

[实施例1]

本発明の実施例IのMCC構造の半導体装置1 0を、第1回(緊急を断面で示す側面図)に示す。

第1回に示すように、前記半導体装置10は、ベース基板2、このベース基板2の周囲に接着層4を介して接続されたキャップ5の失々から構成されるキャピティ内に、半導体チップ1を気密對止している。なお、図示していないが、この半道

前記外部端子3は、前記ペース基板2例から、例えば、W-Ni-Auの夫々、またはMo-Ni-Auの夫々を表層した残層膜で構成されている。また、この秩層膜のNiを、Pt,Pd,Cu等で構成しても良い。また、この秩層膜のAuは、前記パンプ電低7内に拡散している場合が多い。

前記複数のパンプ電框での実装基板(25)との 接触面は平坦であり、この接触面は、同一平面上 に設けられている。このパンプ電框では、例えば、 Pb-Sn系、Sn-Pb系、Sn-Cd系、Sn-Ag系、 Bi-Pb系、 Bi-Pb-Sn系、Pb-Cd系、Sn-M n系、Sn-Zn系、Bi-Sn系、In-Pb-Ag系、I n-Pb系、Sn-Pb-Cu系、Sn-Sb系、Pb-Sb系 等の合金で構成されている。

次に、前記半導体装置10を、実装基板25上 に載置した状態を、第2図(更都を断面で示す要 部側面図)に示す。

第2回に示すように、前紀実装基板25の装置 実装面には、前記半導体装置10の複数の外部線 子3と対応する位置に、複数の端子26が設けら れている。

前記パンプ電板7の実装基板25との接触面は、 平坦であり、この接触面は同一平面上に設けられているので、同第2回に示すように、前記複数の パンプ電板7と複数の菓子26との間の接合は面接触になっている。

以上の説明から分かるように、本実施例 L の構成によれば、前記複数のパンプ電極 7 と複数の端子 2 6 との間の接合は面接触になるので、これら複数のパンプ電極 7 と複数の端子 2 6 との間は強固に固定される。従って、前記半導体装置 1 0 を前記実装基板 2 6 上に載置した状態でリフロー炉

特別平4-37137 (5)

まで製送する工程において、機械的姿勢等による 前記複数のパンプ電低7と複数の第子26との位 関ずれを伝域することができる。これにより、パ ンプ電低7が対応する第子26以外の第子26と 接合されたり、パンプ電低7同士がショートした りすることを低減することができるので、前記半 準体装置10の信頼性及び歩管りを向上すること ができる。

次に、前記半導体装置10の製造方法を、第3 因乃型第5回(工程等に要部を新聞で示す側面図) を用いて説明する。.

まず、ペース基板 2 と半導体チップ 1 とを関示 しないパンプ電極を介して電気的に接続した後、 接着層 4 を介して、キャップ 5 をペース基板 2 に 接着し、前記半導体チップ 1 を気密対止する。

次に、第3関に示すように、前記ペース基板2 の複数の外部編子3上に、複数のパンプ電板7を 形成する。これら複数のパンプ電板7は、例えば、 ガラスマスクを用いる方法、またはリフトオフ法 で形成する。このような方法でパンプ電板7を形

でも前記半導体装置10のキャップ5と反応せず、かつ落融しない材料で構成されている。この重り 12は、例えば、搭点が400[で]以上の金属またはガラス。セラミックス等の焼結体で構成されている。

前記スペーサ16には、前記伯具15と関係の特性が要求されるため、このスペーサ16は、前記治具15と関係の構成になっている。また、このスペーサ16の高さは、前記パンプ電低7の高さは、前記治具15に接着されている。このスペーサ16を前記治具15に接着されている。このスペーサ16を前記治具15に接着するか、または一体に構成することができる。

次に、前記半導体装置10を前記拾具15上に 裁置した状態で、熱及び圧力を加えることにより、 第5回に示すように、前記パンプ電価7の実装基 板25との接触面は平坦になり、この接触面は同 一平面上に形成される。この接触面の形状は、前 記拾具15の平坦面の形状に対応して形成される。 成した場合、関第3関に示すように、各パンプ電低7の大きさが異なるため、前記パンプ電低7の 前記ペース基板2の装置実装面からの高さにばら つきが生じる。また、各パンプ電低7の実装基板 (25)との接触面は、球状である。

次に、第4回に示すように、前記半準体装置1 0を、治具15の平坦面にスペーサ16を介在させて載置する。また、前記半導体装置10の上面に、重り12を載置する。このように、前記大きさが異なるパンプ電低7を介して前記半導体装置を10を前記拾具15上に載置した場合、前記抬具15と接触しないパンプ電低7が存在する。

前記拾具15は、前記パンプ電極7との反応性が低く、かつ、パンプ電極7の搭融温度でも溶散しない材質である。この拾具16は、例えば、ガラス、セラミックス等の焼結体、ステレンレス等の反応性が低い金属、S1C 等の不活性被膜が表面に形成された金属、またはアルマイト加工が施されたアルミニウム等で構成されている。

前記載り12は、前記パンプ電振りの搭配温度

前記載り12は、この加熱。加圧工程において、 前記パンプ電低7の変形速度を増す動きがある。 なお、前記半導体装置10の重さがパンプ電低7 の変形速度を増すのに充分な重さであれば、前記 載り12を使用しなくても良い。

また、前記スペーサ16を使用することにより、 この加熱、加圧工程において、前記半導体装置1 0と抬具15との間の最小寸法は確保されるので、

特別平4-37137(6)

的記載り12の重さを大きくしても、前記パンプ 電低7の搭融温度での変形量をほぼ一定に保つこ とができる。

以上の説明から分かるように、本実施例1の製造方法によれば、前記複数のパンプ電係7の実装基板25との接触面は平坦になり、この接触面は同一平面上に形成されるので、前記ベース基板2、の装置搭載面からのパンプ電振7の高さのばらつ

また、前記スペーサ16を、第6国(要部を新 面で示す側面図)に示すように、前記半導体装置 10のペース基板2の装置搭載面に設けても良い。 この場合、このスペーサ16は、半導体装置10 の完成時に除去するか、または、完成後まで残し ても良い。

[実施併[]

本発明の実施例Ⅱの半導体装置10を、第7図 (要部を新聞で示す例面図)に示す。

第7回に示すように、本実施例Ⅱの半導体装置 10は、前記実施例Ⅰの半導体装置10において、 前記パンプ電価7のうち、所定のパンプ電価7の 実装基板(25)との接触面を凸状にし、凸部8を 設けたものである。

次に、前記半導体装置10を、実装基板25上に載置した状態を、第8回(契部を断面で示す契部側面図)に示す。

第8図に示すように、本実施例』では、前記実 装基板25の端子26のうち、前記凸部8が設け られたバンプ電低7と対応する端子26の表面に は、凹部27が設けられている。

以上の説明から分かるように、本実施例 I の構成によれば、前記パンプ電極 7 のうち所定のパンプ電極 7 の実装基板 2 5 との接触面に凸部 8 を設けたことにより、この凸部 8 が設けられたパンプ電極 7 と接合される端子 2 6 の表面に凹部 2 7 を

また、前記パンプ電極7のうち所定のパンプ電低7の実装基板25との接触面を凹状にし、この接触面が凹状に形成されたパンプ電低7と接合される前記実装基板の25の端子26の表面を凸状にしても、同様の効果を得ることができる。

次に、本実施例 I の半導体装置 I O の製造方法 を、第9回及び第10回(英部を断面で示す例面

特別平4-37137(フ)

図)を用いて説明する。

まず、前記実施例Iと同様に、複数のパンプ電・ 低7を形成する工程までを行なう。

次に、第9回に示すように、前記半導体装置10を、治具15の平坦面に、スペーサ16を介在させて就置する。前記パンプ電腦7のうち所定のパンプ電腦7と対応する位置において、この治具15には、凹部17及び貫通孔18の夫々が設けられている。これらの凹部17及び貫通孔18の検所面積は、前記パンプ電腦7の検所面積よりも小さい。また、前記半導体装置10の上面には、前記載り12を収置する。

この後、前記実施例!と同様に加熱、加圧処理を行なうことにより、第8個に示すように、前記パンプ電極7の接触面に凸部8が形成される。

以上の説明から分かるように、本実施例 I の製造方法によれば、前記複数のパンプ電腦 7 のうち所定のパンプ電腦 7 の実装基版 2 5 との接触面に凸部 8 が形成される。従って、この凸部 8 が形成されたパンプ電腦 7 と接合される実装基版 2 5 の

増子26の増子面に凹部27を形成すれば、前記

また、前記治具15の前記パンプ電極7のうち 所定のパンプ電極7と対応する位置に凸部を形成 することにより、前記パンプ電極7のうち所定の パンプ電極7の接触面を凹状に形成し、この接触 面が凹状に形成されたパンプ電極7と接合される 前記実装基板25の編子26の表面を凸状に形成 しても、両様の効果を得ることができる。

[实施例皿]

±÷

本発明の実施例回の半導体装置10を、第11 図(実部を断面で示す傾面図)に示す。

第11回に示すように、本実施例面の半速体装置10において、前記複数のパンプ電低7のうち所定のパンプ電低7の実装基板(25)との接触面が設けられて電低7の実装基板(25)との接触面が設けられている同一平面と異なる他の同一平面上に設けたものである。すなわち、前記複数のパンプ電低7の前記ペース基板2の装置搭載面からの高さが、他のパンプ電低7の前記ペース基板2の装置搭載面からの高さと異なるものである。

次に、前記半導体装置10を、実装基板25上に就置した状態を、第12回(葵部を断面で示す 葵部側面面)に示す。

第12回に示すように、本実施例回の実装基板 25の装置実装面には、凸部27が設けられている。この凸部27は、例えば電源記載が配置され ているために、他の部分よりも厚くなっている。

以上の説明から分かるように、本実施例皿の構成によれば、前記実施例!と同様の効果を奏することができると共に、装置実装面に凸部27が設けられた実装基板25に、前記半導体装置10を実装することができる。

また、前記実装基板25の凸部27が設けられている位置に凹部が設けられている場合には、前記パンプ電低7のうち、前記凹部と対応する位置のパンプ電低7の高さよりも、他のパンプ電低7の高さを低くすれば、同様の効果を得ることができる。

次に、本実施例皿の半導体装置10の製造方法 を、第13回及び第14回(奨部を断面で示す側 面図)を用いて説明する。

まず、前記実施例!と同様に、複数のパンプ電 低7を形成する工程までを行なう。

次に、この後、前記半導体装置10を、 拍具1 5 の平坦面に、スペーサ16を介在させて戦闘する。本実施例回の拍具15の平坦面には、他のバ

特別平4-37137(8)

ンプ電傷 7 よりも、 前記ペース基被 2 の装置搭載 面からの高さが低く形成されるパンプ電復 7 と対 応する位置に、 凸部 2 0 (他の部分よりも厚い部分)が設けられている。 また、 この治具 1 5 には、 この治具 1 5 と前記複数のパンプ電優 7 との位置 関係が加工中に変化しないように、 凸部 1 8 が設けられている。

次に、前記実施例Iと同様に、加熱、加圧処理 を施すことにより、第14回に示すように、前記 パンプ電低7のうち、前記抬具15の凸部20上 にあるパンプ電低7の高さは、他のパンプ電低7 よりも低く形成される。

次に、前記実施例 I と同様に、前記半導体装置 10を前記実装基板 2 5 上に戦電した状態で、リフロー炉まで製送する。この際、前記パンプ電低 7のうち、実装基板 2 5 の凸部 2 7に対応する位 質に設けられているパンプ電低 7 の高さは、他の パンプ電低 7 の高さよりも低いので、凸部 2 7 の ある実装基板 2 5 上に前記半導体装置 1 0 を載置 することができる。この後、リフロー工程を行な うことにより、本実施例Ⅲの半導体装置10の複数の外部端子3と実装基板25の複数の端子26との間とを、前記複数のパンプ電価7を介して電気的に接続する。

以上の説明から分かるように、本実施例皿の製造方法によれば、前記実施例 I と同様の効果を得ることができると共に、前記複数のパンプ電極 7 の高さは他のパンプ電極 7 の高さよりも低く形成されるので、凸部 2 7 が設けられている実装基板 2 5 に半導体装置 1 0 を実装することができる。

また、前記治具15の凸部20が設けられている位置に凹部を設けることにより、前記パンプ電低7のうち、前記凹部と対応する位置のパンプ電低7の高さよりも高く形成されるので、前記凸部26が設けられている位置に凹部が設けられている実装基板25に、前記半退体装置10を実装することができる。

本発明の実施例Ⅳの半導体装置10の製造方法

[実施例IV]

を、 第15回及び第16回 (葵部を断面で示す例 面図) を用いて説明する。

まず、前記半導体チップ1を気密封止する工程 までも、前記実施例!と同様に行なう。

本実施例IVの抬具15の平坦面には、突出部19が複数設けられている。この突出部19は、前記半導体装置10の外部帽子3間に対応する位置に設けられている。

次に、前記突出部19で区分された抬具15の平坦間に、必要量の合金を載置する。この後、第15回に示すように、前記半導体装置10を、位置合わせして、前記抬具15上に載置する。

次に、前記実施例!と同様に、加熱、加圧処理を行なう。この加熱、加圧処理を施すことにより、 第16回に示すように、前記パンプ電傷7が前記 ベース基板2の外部端子3と接続されると共に、ご 前記パンプ電傷7の実装基板(25)との接触面は、 前記実施例1と同様に平坦に形成され、この接触 面は同一平面上に形成される。

以上の説明から分かるように、本実施例Ⅳの製

造方法によれば、前記パンプ電福7を前記外部場子3と接続すると共に、前記パンプ電福7の接触 図を平坦にし、この接触図を同一平図上に形成することができるので、パンプ電優7の製造工程数 を低減することができる

以上、本発明を実施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要旨を造成しない範囲において種 々変更可能であることは言うまでもない。

例えば、本実施例I乃至回においては、前記半 選件数置10の外部端子3上に設けられるパンプ 電極7の実数基板25との接触面の製造方法を示 したが、本発明は、例えば、半導体チップ1の外 部端子上に設けられるパンプ電優の搭載基板との 接触面の製造方法に適用することができる。

また、前記パンプ電信7の実験基板25との接触面を平坦にし、この接触面を同一平面上に形成する方法として、抬具を用いて熱及び圧力を加える方法を示したが、例えば、機械的に切削する方法で前記パンプ電信7の実験基板25との接触面

特別平4-37137 (9)

を平坦にし、この平坦面を同一平面上に形成して も良い。また、機械的に切削する方法で、所定の パンプ電板7の実装基板25との接触面を、他の パンプ電板7の実装基板25との接触面が設けら れている同一平面と異なる他の同一平面に設けて も良い。

また、熱処理製度において、パンプ電板7の散化をいとわない場合やフラックスを用いて散化防止が可能な場合は、パンプ電低7の融点より30 [で]以上高い製度で熱処理を行なっても良い。 (発明の効果)

本蔵において寛示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである

複数のパンプ電極を信えた半導体チップ又は半導体装置において、これらの半導体チップまたは 半導体装置の信頼性及び歩音りを向上することが できる。

複数のパンプ電傷を形成する工程を借えた半導体チップ又は半導体装置の製造方法において、こ

れらの半導体チップまたは半導体装置の信頼性及び歩留りを向上することができる。

4. 因面の簡単な説明・

第1回は、本発明の実施例 I の半導体装置の要都を新面で示す傾面図、

第2因は、前記半導件装置を実装基板状に収置 した状態を示す要部を断固で示す要部側面図、

第3因乃至第5回は、前記半導体装置のバンプ 電視の形成方法を説明するための要部を断固で示 す何面図、

第6回は、本実施例!の変形例の半退体装置を 示す姿部を断面で示す傾面回、

第7回は、本発明の実施例目の半導体装置の要 部を断断で示す側面因、

第8回は、前記半導体装置を実験基板状に就置 した状態を示す契部を断面で示す契部側面図。

第9回及び第10回は、前記半導体装置のパンプ電極の形成方法を説明するための要部を断面で示す傾面回、

第11回は、本発明の実施例取の半導体装置の

葵部を断面で示す傷面図。


第12回は、前記半導体装置を実装基板状に載 置した状態を示す契部を新面で示す要部側面図、

第13回及び第14回は、前記半導体装置のパンプ電極の形成方法を説明するための要部を斯面で示す傾面図。

第15回及び第16回は、本発明の実施例Nの 半速体装置の製造方法を説明するための要部を断 面で示す側面回である。

図中、1 · · · 半導体チップ、2 · · · · ベース基板、3 · · · 外部第子、4 · · · 接着層、5 · · · キャップ、7 · · · · バンプ電板、10 · · · 半導体装置、15 · · · 拾具、16 · · · スペーサ、25 · · · 実装基板、26 · · · 端子である。

代理人 弁理士 秋田収喜



1・・・・半導体チップ

2・・・ペース基板

3…外部椅子


4・・・接着層


5…キャップ


7・・・バンプ電径


10…半導体装置


特閒平4-37137 (10)















特別平4-37137 (11)









特別平4-37137 (12)

